晶圆科普｜（二）CMOS 工艺技术的概念、发展历程、优势介绍，你Get到了吗？

工艺定义

CMOS(Complementary Metal Oxide Semiconductor， 互补金属氧化物半导体）工艺技术是当今集成电路制造的主流技术，99% 的 IC 芯片，包括大多数数字、模拟和混合信号IC，都是使用 CMOS 技术制造的。

工艺简述

CMOS工艺是在PMOS和NMOS工艺基础上发展起来的。CMOS中的C表示“互补”，即将NMOS器件和PMOS器件同时制作在同一硅衬底上，制作CMOS集成电路。

优势

CMOS集成电路具有功耗低、速度快、抗干扰能力强、集成度高等众多优点。CMOS工艺已成为当前大规模集成电路的主流工艺技术，绝大部分集成电路都是用CMOS工艺制造的。

CMOS的工作原理

CMOS技术是将NMOS和PMOS晶体管集成在同一个IC上的技术。在CMOS电路中，NMOS和PMOS晶体管是互相补充的关系，即当一个导通时，另一个关闭。

在输入端上施加1（高电压）时，P-MOS截止，N-MOS导通。此时，地线上的电压（低电压；0）从N-MOS的源极S输出到漏极D，输出为0（低电压）；在输入端上施加0（低电压）时，P-MOS导通，N-MOS截止。此时，电源上的电压（高电压；Vdd）从P-MOS的源极S输出到漏极D，输出为1（高电压）。

CMOS工艺的发展历程

先由PMOS发展到NMOS，又发展为CMOS，目前CMOS技术渐渐不能胜任需求，又发展出BiCOMS、BCD 和HV-CMOS 等多个变种工艺技术。

NMOS晶体管的构造和工作原理：

【构造】NMOS晶体管由N型衬底（通常是硅）构成，其表面覆盖有一层绝缘层（通常是二氧化硅 SiO2）。在绝缘层上方，有一个P型掺杂区域形成晶体管的源极（source）和漏极（drain），这两个区域之间是一个N型掺杂的通道。上方是一个金属栅极（gate），通常是多晶硅或金属，被绝缘层隔开。

【工作原理】当栅极施加正电压时，形成一个电场，使得N型掺杂区域下面的电子被吸引到表面形成导电通道，从而使得源极和漏极之间形成导通。

当栅极施加零电压或负电压时，导电通道关闭，晶体管处于截止状态，电流无法通过。

PMOS晶体管的构造和工作原理：

【构造】PMOS晶体管与NMOS晶体管基本相反。它也是在P型衬底上形成的，绝缘层和金属栅极同样存在。源极和漏极是N型掺杂的区域，中间是一个P型掺杂的通道。

【工作原理】当栅极施加负电压时，形成的电场使得P型通道下方的空穴（holes）被吸引到表面，形成导电通道，使得源极和漏极之间形成导通。当栅极施加正电压时，导电通道关闭，晶体管处于截止状态，电流无法通过。

大白话解释：电路给NMOS管的gate端施加逻辑1，NMOS就导通，施加逻辑0就NMOS关断；给PMOS的的gate端施加0就导通，施加1就关断。

COMS工艺制造流程

CMOS的主要工艺

多层布线示意图

a、隔离氧化层（清洗硅片，对硅片表面进行氧化形成垫氧化层）

注：几nm厚度，作为隔离层保护有源区在去掉氮化物过程中免受化学污染，同时起到缓和硅衬底与SiN层之间应力的作用

b、沉积SiN（数百nm厚度，采用LPCVD，即低压化学气相沉积法沉积，使用NH3与SiCl2反应，生成SiN）注：SiN是一种坚固的掩膜材料，用于进行STI工艺时保护有源区，同时其可充当CMP的抛光阻挡材料

c、涂胶，曝光，显影，刻蚀掉没有光刻胶保护的区域，从而在STI区域形成浅沟槽

STI工艺

d、用CVD法沉积SiO2膜（SiO2用来阻止氧分子往有源区扩散）

使用间隙填充（Gap-Fill）技术来沉积STI的氧化层，需同时进行成膜与刻蚀工艺。在膜生长同时进行溅射刻蚀→转角处的刻蚀速率比平坦部分高，转角处被刻蚀掉→可以避免在间隙入口处产生夹断，导致间隙填充中的孔洞→完成薄膜沉积。

间隙填充（Gap-Fill）技术

e、使用CMP对SiO2进行抛光（坚固的SiN充当抛光阻挡层，阻止隔离结构的过度抛光）

f、去除氮化物（热磷酸槽去除氮化物）

STI工艺

CMOS 工艺版图布局设计规则

关键指标沟道长度和间隙：

沟道长度：指MOSFET的沟道长度，决定了晶体管的性能特征，如开启电压和电流驱动能力。通常由工艺规定，并在布局设计中精确控制。下面简单画了个图，蓝色区域的宽度表示沟道长度 L，红色区域的宽度（从S端到D端）表示沟道宽度 W。

间隙：指不同电路元件之间或电路元件与边界之间的距离，以避免电路元件之间的干扰或误操作。

沟道长度和间隙示意图

CMOS工艺的优点

1，功耗极低：在没有信号变化时，一个CMOS逻辑门中要么是NMOS导通要么是PMOS导通。因此，静态功耗很低，只有在信号切换时才有显著功耗。较低的功耗意味着与单独基于 PMOS 或 NMOS 的 IC 相比，基于CMOS 技术的 IC 产生的热量更少。

2，高抗噪性

3，集成度更高：随着工艺技术的发展，晶体管的尺寸不断缩小。在同样的芯片面积内集成更多的晶体管，从而提高了集成度。且CMOS技术支持模拟和数字电路的集成，这使得在单一芯片上实现复杂的系统级功能，例如系统级芯片（SoC）就是将处理器、内存、mems等多种功能集成在单一芯片上的技术。

CMOS工艺的应用场景

CMOS技术用于构建集成电路（IC）芯片，包括微处理器、微控制器、存储芯片和其他数字逻辑电路。CMOS 技术还用于模拟电路，例如图像传感器、数据转换器、射频电路( RF CMOS ) 等。

CMOS工艺面临的技术发展瓶颈

尺寸：随着晶体管尺寸的不断缩小，量子效应、漏电流等问题日益严重，这使得CMOS技术的进一步发展受到限制。

功耗：在移动设备中，电池的续航能力是一个关键的性能指标，而CMOS电路的功耗直接影响电池的续航时间。因此，如何降低CMOS电路的功耗，同时保持其高性能，是CMOS技术面临的一个重要挑战。为了应对这些挑战，业界也在探索新的技术路径，例如，采用新材料（如碳纳米管、二维材料等）替代硅作为晶体管的基础材料；开发新的器件结构（如隧穿场效应晶体管（TFET）等），以实现更低功耗、更高性能的集成电路。

CMOS工艺技术未来的方向

3D堆叠技术：随着CMOS图像传感器对性能要求的提升，3D堆叠技术将成为未来CMOS技术的重要发展方向。3D堆叠技术可以将多个晶体管层堆叠在一起，从而在不增加芯片面积的情况下提高性能。

神经形态计算：神经形态计算是一种模拟人脑神经元网络工作方式的计算模式，具有低功耗、高速度、自适应学习等优点。将CMOS技术与神经形态计算结合，可以制造出具有自主学习、自适应能力的智能芯片，为人工智能等领域的发展提供新的可能。

超低功耗设计：对于移动设备而言，超低功耗设计将是CMOS技术未来的重要研究方向。通过改进电路设计、优化电源管理等方式，可以实现CMOS电路的超低功耗运行，从而提高移动设备的电池续航能力。

【小结】CMOS技术是集成电路技术的核心工艺之一，其技术演进和发展趋势对于各类电子设备来说至关重要，期待未来CMOS技术能够尽快取得新的突破。